<< Előző oldal   Vissza a tartalomjegyzékhez   Következő oldal >>

 

---

14.3. A párhuzamos slave port működése

---

      A következő ábra a párhuzamos slave port egyik adat-kivezetésének és a közös vezérlő áramkörnek a kapcsolási vázlatát mutatja be.

14.3-1. Ábra

      Adatbevitel a párhuzamos slave porton keresztül:
     · a mikroprocesszor a beírni kívánt adatot kihelyezi a külső adatbuszra, vagyis a párhuzamos slave port 8-bites bemenetére;
     · a mikroprocesszor kihelyezi a külső címbuszra az elérni kívánt periféria címét, aminek hatására a vezérlő bemenet logikai "0"-ra vált, amivel lehetőséget biztosít a párhuzamos slave port I/O működésére;
     · a mikroprocesszor a vezérlő bemenetet logikai "0"-ra állítja, aminek hatására létrejön a DT_BE tároló beléptető jele, tehát az adatbusz tartalma a 8-bites bemeneti regiszterbe kerül;
     · az vezérlő jel megszűnésével aktiválódik a TRISE regiszter IBF "bemeneti regiszter feltöltve" (Input Buffer Full) jelzőbitje, amiből a program megállapíthatja a beírás tényét (Az IBF jelzőbit a PORTD bemeneti regiszter kiolvasásakor automatikusan törlődik.);
     · a vezérlő jel megszűnésével aktiválódik a PIRx regiszter PSPIF párhuzamos slave port megszakításkérés jelzőbitje, aminek hatására, ha a PIEx és az INTCON regiszterben is engedélyezett, létrejön egy megszakítás (Az PSPIF jelzőbitet szoftveresen kell törölni.).

      Ha a mikroprocesszor még a bemeneti regiszter kiolvasása előtt hajt végre adatbevitelt, az előzőleg beírt adat elveszik, és a TRISE regiszter IBOV túlcsordulás jelzőbitje logikai "1"-re vált. Az IBOV jelzőbitet szoftveresen kell törölni.

Vissza a lap tetejére

      A következő ábra a párhuzamos slave port adatbevitelének idődiagramját mutatja be.

14.3-2. Ábra

      A párhuzamos slave port bemenetén érvényes adatnak kell lennie a bevitel ( = = "0") előtt minimum 20 ns-mal.
      Az adatbevitelt végrehajtó vezérlő jelek törlése ( vagy = "1") után az érvényes adatot még további minimum 20ns-os időtartamig a bemeneteken kell tartani. (Kiterjesztett feszültségtartományú mikrovezérlők esetében minimum 35ns-ig.)

Vissza a lap tetejére

      Adatkiolvasás a párhuzamos slave porton keresztül:
     · a mikrovezérlő PORTD kimeneti regiszterében jelen van a kiküldendő 8-bites adat;
     · a mikroprocesszor kihelyezi a külső címbuszra az elérni kívánt periféria címét, aminek hatására a vezérlő bemenet logikai "0"-ra vált, amivel lehetőséget biztosít a párhuzamos slave port I/O működésére;
     · a mikroprocesszor az vezérlő bemenetet logikai "0"-ra állítja, aminek hatására DT_KI tárolóban (a kimeneti regiszterben) tárolt adat a kivezetésekre, vagyis a külső adatbuszra kerül;
     · az vezérlő jel aktív szintjére törlődik a TRISE regiszter OBF "kimeneti regiszter feltöltve" (Output Buffer Full) jelzőbitje, amiből a program megállapíthatja a kiolvasás tényét (Az OBF jelzőbit a PORTD kimeneti regiszter írásakor automatikusan logikai "1" értéket vesz fel.);
     · a vagy az vezérlő jel megszűnésével az adat eltűnik a párhuzamos slave port kimeneteiről;
     · az vezérlő jel megszűnésével aktiválódik a PIRx regiszter PSPIF párhuzamos slave port megszakításkérés jelzőbitje, aminek hatására, ha a PIEx és az INTCON regiszterben is engedélyezett, létrejön egy megszakítás (Az PSPIF jelzőbitet szoftveresen kell törölni.).

      A következő ábra a párhuzamos slave port adatkiolvasásának idődiagramját mutatja be.

14.3-3. Ábra

      A párhuzamos slave port kimenetén a kimeneti regiszter értéke megjelenik: maximum 80ns-mal a kiolvasási feltétel ( = = "0") teljesülése után.
      A kiolvasási feltétel megszűnése után ( vagy = "1") a kimeneten az adat még 10..30ns-ig jelen van.

  Tudomány és Technika (test@t-es-t.hu)

---

 

<< Előző oldal   Vissza a tartalomjegyzékhez   Vissza a lap tetejére   Következő oldal >>